학술논문
DLC-coated Si-tip FEA 제조에 있어서 기판 상에 경사-회전 증착된 Al 희생층을 이용한 Gate누설 전류의 감소
이용수 0
- 영문명
- Decrease of Gate Leakage Current by Employing Al Sacrificial Layer Deposited on a Tilted and Rotated Substrate in the DLC-coated Si-tip FEA Fabrication
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 주병권 김영조
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제7권 제3호, 27~29쪽, 전체 3쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2000.09.30
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.

국문 초록
Lift-off를 이용한 DLC-coated Si-tip FEA 제조에 있어서 gate 절연막의 측면에 DLC가 coating되는 것을 방지하기 위해 기판 상에 Al 희생층을 경사-회전 증착한 뒤 DLC를 coating하고, 다음으로 희생층을 식각하여 tip 이외의 DLC를 제거하는 방법을 제안하였다. 이러한 Al희생층을 이용한 lift-off공정에 의해 제조된 DLC-coated Si-tip FEA의 전류전압 특성과 전류 표동 특성을 조사하였으며, gate 누설 전류의 감소와 방출 전류의 안정성을 확인하였다.
영문 초록
For the DLC-coaled Si-tip FEA, the modified lift off-process, by which DLC coated on both gate electrode surface and gate insulator in the gate aperture could be removed, was proposed. In the process, the Al sacrificial layer was deposited on a tilted and rotated substrate by an e-beam evaporation, and DLC film was coated on the substrate by PA-CVD method. Afterward the DLC was perfectly removed except the DLC films coated on emitter tips by etch-out of Al sacrificial layer. Current-voltage curves and current fluctuation of the DLC-coated Si-tip FEA showed that the proposed lift-off process played an important role in decreasing gate leakage current and stabilizing omission current.
목차
1. 서론
2. 소자의 제조
3. 동작 특성 평가
4. 결론
감사의 글
참고문헌
해당간행물 수록 논문
- DLC-coated Si-tip FEA 제조에 있어서 기판 상에 경사-회전 증착된 Al 희생층을 이용한 Gate누설 전류의 감소
- Stamped Leadframe의 표면 품질에 미치는 전해연마 효과
- RF용 MCM-D 기판 내장형 인덕터
- IMT-2000단말기용 RF 수신모듈 설계 및 제작에 관한 연구
- Sn-3.5Ag-0.7Cu Micro-BCA의 Soldering성 연구
- 공침법으로 제초한 SrTiO₃바리스터의 전기적 특성
- 반도체 패키지 봉지재용 에폭시 수지 조성물이 코팅된 알루미늄 패드의 임피던스 변화
- 열전모듈을 이용한 발전기의 패키징
- ECR 식각 공정에 따른 층간절연막 폴리이미드의 전기적 특성
참고문헌
관련논문
공학 > 산업공학분야 BEST
- AI-교사 협력 모델을 통한 교육적 관계 분석 : 가상 시나리오 기반 연구
- 웹소설에 나타난 ‘회귀와 환생’의 욕망코드
- 노인의 여가만족과 사회적 건강이 주관적 건강상태에 미치는 영향
공학 > 산업공학분야 NEW
- 첨단 반도체 패키징 적용을 위한 DPSS 레이저를 이용한 디본딩 메커니즘 연구
- AI 반도체 패키징을 위한 최근의 Through-Glass Via (TGV) 형성 기술
- 3D-DIC와 스티칭 기법을 활용한 대면적 Warpage 및 국소 면내방향 변형률의 동시 정량 분석
최근 이용한 논문
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!
