- 영문명
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- R. Crisp Crisp,R.
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제19권 제4호, 45~50쪽, 전체 6쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2012.12.31
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.

국문 초록
영문 초록
A family of multi-die DRAM packages was developed that incorporate the full functionality of an SODIMM into a single package. Using a common ball assignment analogous to the edge connector of an SODIMM, a broad range of memory types and assembly structures are supported in this new package. In particular DDR3U, LPDDR3 and DDR4RS are all supported. The center-bonded DRAM use face-down wirebond assembly, while the peripherybonded LPDDR3 use the face-up configuration. Flip chip assembly as well as TSV stacked memory is also supported in this new technology. For the centerbonded devices (DDR3, DDR4 and LPDDR3 ×16 die) and for the face up wirebonded ×32 LPDDR3 devices, a simple manufacturing flow is used: all die are placed on the strip in a single machine insertion and are sourced from a single wafer. Wirebonding is also a single insertion operation: all die on a strip are wirebonded at the same time. Because the locations of the power signals is unchanged for these different types of memories, a single consolidated set of test hardware can be used for testing and burn-in for all three memory types.
목차
1. Introduction
2. Ball Assignment Design
3. Test Hardware Consolidation
4. System Design
5. Feasibility Study
6. Reference Design: SDP Memory With HDI(12 layer: 3-6-3) TYPE-4 PCB
7. Details: Comparison of Memory Footprint Layouts
8. Features and Versatility of Ballout
9. Conclusion
References
해당간행물 수록 논문
- DIMM-in-a-PACKAGE Memory Device Technology for Mobile Applications
- Development of the Latest High-performance Acid Copper Plating Additives for Via-Filling & PTH
- Sn 휘스커 연구동향
- 고전력 LED용 적층형 LTCC 패키징의 ZnO 조성 변화가 방열 특성에 미치는 영향
- 광 패키징 및 인터커넥션 기술
- 전자기기의 시장환경조건과 신뢰성시험
- Analytical Quantification and Effect of Microstructure Development in Thick Film Resistor Processing
- Bumpless 접속 기술을 이용한 웨이퍼 레벨 3차원 적층 기술
- 고출력 LED 패키지의 Thermal Via 형성을 위한 Si 기판의 이방성 습식식각 공정
- 전기도금법을 이용한 나노 산화티타늄 니켈 복합도금에 관한 연구
- PCB 표면처리에 따른 Sn-1.2Ag-0.7Cu-0.4In 무연솔더 접합부의 기계적 신뢰성에 관한 연구
- LED용 Si 기판의 저비용, 고생산성 실리콘 관통 비아 식각 공정
- 화학적 습식 합성법에서 친환경 슈거 환원제 및 젤라틴 캡핑제에 의한 주석계 나노입자의 제조
참고문헌
관련논문
공학 > 산업공학분야 BEST
- 웹소설에 나타난 ‘회귀와 환생’의 욕망코드
- AI-교사 협력 모델을 통한 교육적 관계 분석 : 가상 시나리오 기반 연구
- 스케일링 교육경험 및 치과위생사의 태도가 치과공포에 미치는 영향
공학 > 산업공학분야 NEW
- 첨단 반도체 패키징 적용을 위한 DPSS 레이저를 이용한 디본딩 메커니즘 연구
- AI 반도체 패키징을 위한 최근의 Through-Glass Via (TGV) 형성 기술
- 3D-DIC와 스티칭 기법을 활용한 대면적 Warpage 및 국소 면내방향 변형률의 동시 정량 분석
최근 이용한 논문
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!
