- 영문명
- Effect of Chip Array Configuration on Warpage Behavior in Glass Substrate-Based Multi-Chip Packages with Molded Underfill Process
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 정진용(Jin Yong Jung) 서윤범(Yunbeom Seo) 김성진(Sung Jin Kim) 김봉중(Bongjoong Kim)
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제32권 제2호, 72~82쪽, 전체 11쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2025.06.30
4,120원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
고성능 연산과 대역폭 요구가 증가함에 따라, HBM (high bandwidth memory) 기반 다중 칩 집적 패키징이 차세대 반도체 기술의 핵심으로 부상하고 있다. 하지만 공정 중 열기계적 응력으로 인한 휨 변형은 신뢰성 저하로 이어질 수 있으며, 이에 따라 열팽창 특성을 조절할 수 있는 유리 기판이 유력한 대안으로 떠오르고 있다. 본 연구에서는 다양한 개수(9, 15, 25개)의 HBM 칩을 다양한 배열 형태로 유리 기판 위에 플립칩, 열압착 본딩(thermal-compression bonding, TCB) 및 몰드 언더필(molded underfill, MUF) 공정을 통해 실장하였다. 이후 디지털 이미지 상관법(digital image correlation, DIC) 기법을 활용해 휨 변형 거동을 정량적으로 분석하였다. 그 결과, 9개, 15개 칩 실장 시 각각 2,435.7 μm, 2,601.6 μm의 휨이 발생한 반면, 25개 칩을 균일하게 배열한 경우에는 1,262.5 μm로 휨이 약 51% 감소하였다. 이는 배열의 균일성이 휨 저감에 중요한 요소임을 보여주며, 향후 유리 기반 다중 칩 패키지 설계에 있어 유의미한 설계 가이드를 제공한다.
영문 초록
With the increasing demand for high-performance computing and bandwidth, high bandwidth memory (HBM)-based multi-chip integrated packaging is emerging as a key technology for next-generation semiconductors. However, thermomechanical stress generated during the assembly process can induce package warpage, leading to decreased reliability. To address this issue, glass substrates with tunable coefficients of thermal expansion (CTE) are gaining attention as promising alternatives. In this study, HBM chips in various quantities (9, 15, and 25) were mounted on glass substrates using flip chip, thermal-compression bonding (TCB) followed by molded underfill (MUF) processes, employing different layout configurations. Warpage behavior was quantitatively analyzed using digital image correlation (DIC). Experimental results showed that warpage values of 2,435.7 μm and 2,601.6 μm were observed for 9 and 15 chips, respectively, whereas a uniformly arranged 25-chip configuration exhibited significantly reduced warpage of 1,262.5 μm. These findings demonstrate that uniform chip arrangement plays a critical role in minimizing warpage and provides meaningful design guidance for future glass-based multi-chip package architectures.
목차
1. 서 론
2. Glass Substrate
3. Flip Chip Bonding
4. MUF
5. Warpage
6. Conclusion
감사의 글
References
해당간행물 수록 논문
- 첨단 반도체 패키징 적용을 위한 DPSS 레이저를 이용한 디본딩 메커니즘 연구
- AI 반도체 패키징을 위한 최근의 Through-Glass Via (TGV) 형성 기술
- 3D-DIC와 스티칭 기법을 활용한 대면적 Warpage 및 국소 면내방향 변형률의 동시 정량 분석
- 전통 반도체 패키지를 위한 고방열 다이 어태치 필름(DAF) 기술 동향
- 첨단 반도체 패키징을 위한 저온 Hybrid Cu Bonding 연구 동향
- 미세 Ru 배선 적용을 위한 확산방지층 소재가 Ru/SiO2 계면접착에너지에 미치는 영향
- 반도체 패키지 마이크로 비아에서의 구리 충진 거동과 미세조직에 미치는 전해 도금 유기첨가제의 영향
- 전도성 나노 카본 파우더의 입자 크기에 따른 레올로지 특성 및 전도성 평가
- 임피던스 스펙트럼의 심층학습을 통한 표면 실장 커패시터의 균열 진단
- MUF 공정이 적용된 유리 기판 기반 다중 칩 패키지의 칩 배열에 따른 휨 변형 분석
참고문헌
관련논문
공학 > 산업공학분야 BEST
- 웹소설에 나타난 ‘회귀와 환생’의 욕망코드
- AI-교사 협력 모델을 통한 교육적 관계 분석 : 가상 시나리오 기반 연구
- 스케일링 교육경험 및 치과위생사의 태도가 치과공포에 미치는 영향
공학 > 산업공학분야 NEW
- 첨단 반도체 패키징 적용을 위한 DPSS 레이저를 이용한 디본딩 메커니즘 연구
- AI 반도체 패키징을 위한 최근의 Through-Glass Via (TGV) 형성 기술
- 3D-DIC와 스티칭 기법을 활용한 대면적 Warpage 및 국소 면내방향 변형률의 동시 정량 분석
최근 이용한 논문
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!
