- 영문명
- Design of DC Level Shifter for Daisy Chain Interface
- 발행기관
- 한국전자통신학회
- 저자명
- 여성대(Sung Dae Yeo) 조태일(Tae Il Cho) 조승일(Seung Il Cho) 김성권(Seong Kweon Kim)
- 간행물 정보
- 『한국전자통신학회 논문지』제11권 제5호, 479~484쪽, 전체 6쪽
- 주제분류
- 공학 > 전자/정보통신공학
- 파일형태
- 발행일자
- 2016.05.30

국문 초록
본 논문은 Daisy Chain 구조의 CVM(:Cell Voltage Monitoring) 시스템에서, 다양한 DC Level을 갖는 Master IC와 Slave IC 사이에 명령 Data 신호의 전달을 가능하게 해주는 DC Level Shifter 설계를 소개한다. 설계한 회로는 래치 구조가 적용되어 고속 동작이 가능하고, 출력단의 Transmission Gate를 통하여 다양한 DC Level이 출력되도록 설계하였다. 시뮬레이션 및 측정 결과, 0V에서 30V까지의 DC Level 변화에 따른 제어 및 Data 신호의 전달을 확인하였다. Delay Time 오차는 약 170ns가 측정되었지만, 측정 Probe의 Capacitance 성분 및 측정 Board의 영향을 고려하면, 무시할 수 있을 정도의 오차로 간주된다.
영문 초록
In this paper, a design of DC level shifter transmitting and receiving control and data signal which have various DC
level through daisy chain interface between master IC and slave is introduced in the cell voltage monitoring (CVM).
Circuit designed with a latch structure have a function to operate in high speed and for output of variable DC level
through transmission gate. As a result of the simulation and the measurement, it was confirmed that control and data
signal could be transferred according to the change of DC level from 0V to 30V. Delay time was measured about
170ns. but, it was considered as a negligible tolerance due to a parasitic capacitance of measuring probe and test board.
목차
Ⅰ. Introduction
Ⅱ. Daisy Chain 구조의 CVM 시스템
III. DC Level Shifter 설계
Ⅳ. DC Level Shifter의 시뮬레이션 및 측정
Ⅴ. Conclusion
References
키워드
해당간행물 수록 논문
참고문헌
최근 이용한 논문
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!
