반도체 레이아웃 설계

안태원 지음

복두출판사

2017년 06월 29일 출간

국내도서 : 2017년 05월 30일 출간

(개의 리뷰)

( 0% 의 구매자)

eBook 상품 정보

파일 정보 PDF (9.07MB)

ISBN 9791159062742

지원기기 교보eBook App, PC e서재, 리더기, 웹뷰어

교보eBook App 듣기(TTS) 가능

TTS 란?

텍스트를 음성으로 읽어주는 기술입니다.

전자책의 편집 상태에 따라 본문의 흐름과 다르게 텍스트를 읽을 수 있습니다.

이미지 형태로 제작된 전자책 (예 : ZIP 파일)은 TTS 기능을 지원하지 않습니다.

PDF 필기가능 (Android, iOS)

소득공제

소장

정가 : 12,000원

쿠폰적용가 10,800원

10% 할인 | 5%P 적립

이 상품은 배송되지 않는 디지털 상품이며,
교보eBook앱이나 웹뷰어에서 바로 이용가능합니다.

카드&결제 혜택

5만원 이상 구매 시 추가 2,000P
3만원 이상 구매 시, 등급별 2~4% 추가 최대 416P
리뷰 작성 시, e교환권 추가 최대 200원

상품정보
리뷰 (0)
이용안내

작품소개

이 상품이 속한 분야

▶ 이 책은 반도체 레이아웃 설계에 대해 다룬 도서입니다. 반도체 레이아웃 설계의 기초적이고 전반적인 내용을 학습할 수 있도록 구성했습니다.

CHAPTER 1 CMOS 레이아웃 설계 입문
1.1 MOS 트랜지스터 기초
1.2 반도체 공정과 레이아웃
1.3 반도체 레이아웃 설계 규칙

CHAPTER 2 반도체 레이아웃 설계 기본 실습
2.1 반도체 레이아웃 설계 실습 툴 소개
2.1.1 회로도면 편집
2.1.2 레이아웃 편집
2.1.3 레이아웃 검증
2.2 MOS 트랜지스터 레이아웃 설계 실습
2.2.1 NMOS 트랜지스터
2.2.2 PMOS 트랜지스터
2.3 각종 콘택 레이아웃 설계 실습
2.3.1 active contact 설계 실습
2.3.2 poly contact 설계 실습
2.3.3 substrate contact 설계 실습
2.3.4 well contact 설계 실습
2.4 배치 및 배선 실습
2.4.1 셀 배치 실습
2.4.2 폴리 및 메탈 배선 실습

CHAPTER 3 표준 셀 레이아웃 실습
3.1 인버터 레이아웃 실습
3.2 NAND 레이아웃 실습
3.3 NOR 레이아웃 실습
3.4 AND 레이아웃 실습
3.5 OR 레이아웃 실습
3.6 XOR 레이아웃 실습

CHAPTER 4 디지털 블록 레이아웃 실습
4.1 플립-플롭 레이아웃 실습
4.1.1 RS 플립-플롭(RS_FF)
4.1.2 JK 플립-플롭(JK_FF)
4.2 가산기(Adder) 레이아웃 실습
4.2.1 반가산기(HA)
4.2.2 전가산기(FA)
4.3 곱셈기(4×4 배열) 레이아웃 실습(multiplier4)

CHAPTER 5 반도체설계산업기사 실기시험 대비 실습
회로도 작성 및 LVS용 네트리스트 추출
레이아웃 설계 및 DRC, Extract, LVS 검증

부 록
A. 레이아웃 설계 규칙(MOSIS SCMOS 0.35[ m] N-well 공정)
B. 레이아웃 예시도(color)

머리말
현재 거의 모든 전자제품에는 반도체 칩(chip) 또는 IC(Integrated Circuit; 집적회로)라고 불리는 반도체 부품이 사용된다고 해도 과언이 아니다. 이러한 반도체 부품을 제작하기 위해서는 반도체 회로 설계가 먼저 이루어지고, 그 결과물을 반도체 공정 라인에서 대량 생산하기 위한 기본 틀이라고 할 수 있는 마스크(mask)를 만드는 것이 필요하다. 보통 반도체 칩 하나를 만들기 위해서는 수십 장의 마스크가 요구되는데 마스크의 패턴에 따라서 제작되는 칩의 동작 특성이 결정되며 그 패턴은 반도체 칩의 생산에 직접적이면서도 결정적인 영향을 주게 된다.

이러한 마스크를 제작하기 위한 밑그림 작업이라고 볼 수 있는 반도체 레이아웃 설계는 양호한 특성을 갖는 반도체 칩의 양산을 위한 매우 중요한 작업이라고 볼 수 있다. 특히 최근의 전기?전자 산업 변화에 따른 다양한 필요성으로 인해 회로의 복잡성 증가, 동작 속도와 집적도의 증가, 제품의 다양화 및 라이프 사이클 감소 등의 상황은 반도체 이론 및 실무 능력을 갖춘 반도체 레이아웃 설계 엔지니어를 요구하고 있다.

본서는 이러한 관점에서, 반도체 레이아웃 설계 분야에 초점을 맞추어 CMOS 공정을 바탕으로 한 반도체 레이아웃 설계에 대한 내용을 실습 예제 위주로 진행하면서 반도체 설계 절차를 이해하고 반도체 레이아웃 설계 기법을 익히는 것을 목표로 하였다. 본서의 구성은 CMOS 레이아웃 설계 입문으로 시작하여, MOS 트랜지스터의 기본 레이아웃 설계, 인버터를 비롯한 여러 가지 디지털 기본 게이트 레이아웃 설계, 그리고 보다 복잡한 수준의 디지털 블록 레이아웃 실계를 실습 위주로 진행하면서 주어진 회로도에 맞는 효율적인 레이아웃 설계 방법과 절차를 숙련하도록 작성하였다. 또한 마지막 장에는 “반도체설계산업기사 실기시험”에 대비한 따라하기 실습 예제도 추가하였다.

미흡한 부분이 많지만 본서가 다양한 실습 예제를 통해 반도체 레이아웃 설계를 배우고 익히고자 하는 여러분들에게 도움이 되기를 바라며, 본서가 출간되기까지 수고해주신 복두출판사 관계자 분들의 노고에 감사드린다.

2017년 5월
안태원